- new
半導体エンジニア（ICバックエンド設計／レイアウト実装） / グローバル市場へ挑戦！将来的にTech Leadへとステップアップできる環境です
FPTジャパンホールディングス株式会社
【職務概要】
同社にて、電源管理ICおよびIoT IC等のPhysical Designフロー全体の推進やブロックレベルでの設計収束、最適化業務をご担当いただきます。
【職務詳細】
■Physical Designフロー全体の推進
Floorplan～PnR～Signoff～GDS Outを担当し、Fusion Compiler等の実務経験を活かしてブロックレベルのPhysical DesignおよびSignoff収束を自立推進
■Timing、Power、Area（PPA）の総合的な最適化および設計収束のリード
■設計課題の解析・改善
STA、IR Drop、クロストーク等の課題分析、配置配線やECOによる改善の実施
■タイミング解析・収束対応
SDCの作成・管理、STA、およびタイミング収束に向けた最適化の推進
■Physical Verification／Signoff対応
DRC／LVS、Timing Signoff、IR／EM Signoff等の課題解決、Tape out品質の確保
■関連部門との連携
Front-end、DFT、STA等の関連チームと連携し、設計品質の確保および上流工程へのフィードバックを実施
「信頼性×革新」で、グローバル市場に挑戦するエンジニアを募集しています。
募集職種
半導体エンジニア（ICバックエンド設計／レイアウト実装）
応募資格
【必須】
・電子工学、電気工学、コンピュータ工学、または同等の学士号
・フィジカルデザインの実務経験5年以上
・Floorplan～PnR～SignoffまでのPDフロー全体におけるハンズオン経験
・Fusion Compiler、Innovus等のPhysical Designツールの実務経験
・CTS（Clock Tree Synthesis）構築およびTiming Closureの経験
・タイミングレポートを解析し、違反の原因特定および改善戦略策定ができるスキル
・物理レイアウト検証（DRC／LVS等）の経験
・Timing、IR／EM等のSignoff課題への対応経験
雇用形態
正社員
勤務地
東京都港区三田3丁目5番19号 住友不動産東京三田ガーデンタワー 33階
勤務時間
9時00分～18時00分
想定給与
500万円～1000万円
■経験、スキル、年齢を考慮の上、同社規定により優遇
休日／休暇
【年間休日125日】完全週休2日制（土・日）、祝日、夏季休暇、年末年始休暇、有給休暇（10日～20日、消化率8割以上）、特別休暇
待遇／福利厚生
通勤手当（月2万円まで）、家族手当（扶養者1人あたり1万円）、住居手当（月3万円）、帰省手当（年8万円）、退職金制度、慶弔見舞金、社内イベント（旧正月祝い、国際女性の日祝いなど）、クラブ活動（英語、ベトナム語、日本語クラスなど）、ファーストコール、EAP（事業場外産業保健スタッフ等によるケア）
会社名
FPTジャパンホールディングス株式会社
事業内容
国内外の企業・官公庁のDX領域を担うグループ各社のホールディングス機能を担当
本社所在地
〒108-0073東京都港区三田3-5-19 住友不動産東京三田ガーデンタワー 33階
設立年
2005年11月
従業員数
連結5，000名
資本金
23億円
売上高
745億円
平均年齢
30歳